A análise da SemiAnalysis mostra que o node N+3 da SMIC corresponde ao 18A da Intel em metal pitch

Convidado: Dylan Patel, fundador da SemiAnalysis

Apresentador: Nenhum (vídeo com narração independente)

Fonte do podcast: SemiAnalysis

A China acabou de superar a Intel?

Data de transmissão: 20 de julho de 2026

Declaração de interesse: Este vídeo é uma análise do primeiro relatório público do STEEL Lab, da SemiAnalysis, promovendo diretamente seu serviço de desmontagem paga. A SemiAnalysis tem uma concorrência comercial direta com a TechInsights, uma gigante estabelecida de desmontagem (que está sendo vendida por um fundo de private equity, e cuja receita já superou a da TechInsights). O conteúdo abaixo apresenta fielmente sua análise técnica e não representa a posição desta publicação.

A SemiAnalysis cortou o mais recente chip旗舰 da Huawei, o Kirin 9030, e mediu a largura mais fina dos fios metálicos sob microscópio eletrônico. O resultado foi surpreendente: o espaçamento mínimo de metal do processo N+3 de 7 nm da SMIC é de apenas 32,5 nanômetros, menor que os 36 nanômetros usados pelo processo mais recente da Intel, o 18A, no Panther Lake. Uma fábrica de wafers chinesa cortada do fornecimento de máquinas de litografia EUV superou em densidade de interconexão o nó líder da Intel.

Mas a SemiAnalysis própria alertou no relatório que esse número foi intencionalmente selecionado. O N+3 realmente alcançou a densidade de transistores do N6 da TSMC, mas ao custo de patternagem quádrupla, mais máscaras, maior custo e menor taxa de rendimento; desempenho e consumo de energia ficaram ainda mais para trás, com o Kirin 9030 provavelmente equivalendo apenas a um flagship Android de três anos atrás. Em outras palavras, os chips chineses ainda estão anos atrás, mas estar atrás não significa estar bloqueado. As restrições de exportação não impediram a China, apenas mudaram a questão. A última frase do vídeo é a mais digna de reflexão: a China não precisa alcançar a TSMC — basta ficar boa o suficiente para nunca mais precisar da TSMC.

Sobre aquele número impressionante no título

Como alcançar densidade de nível EUV sem EUV?

Sobre empate de densidade e desempenho atrasado

Sobre por que as pessoas ainda têm medo da China

Sobre o verdadeiro ponto decisivo

Atualmente, o mundo da fabricação de semicondutores está dividido em dois grupos: aqueles que possuem máquinas de litografia EUV e aqueles que não possuem. A ausência de EUV representa uma desvantagem clara para a China, mas quão grande é realmente essa lacuna de fabricação?

Este é um HiSilicon Kirin 9030, o chip do mais recente smartphone旗舰 da Huawei. Há algumas semanas, a SemiAnalysis o cortou e o colocou sob um microscópio eletrônico para medir os fios mais finos internos ao chip, ou seja, o espaçamento metálico. O resultado observado foi inesperado.

O espaçamento metálico mais pequeno no Kirin 9030 é de apenas 32,5 nanômetros, menor que o do Panther Lake, que utiliza o novo nó 18A da Intel. Uma fábrica de wafers chinesa cortada de ferramentas mais avançadas e sem EUV possui uma densidade de roteamento cerca de 10% maior que o nó líder da Intel com EUV.

Neste vídeo, vamos esclarecer três coisas: como a SMIC conseguiu sem EUV; por que linhas mais finas não significam necessariamente melhor; e por que, mesmo atrasada em vários anos, a China já se tornou um jogador importante na mesa da fabricação de wafers.

Primeiro, vamos falar de onde esses números e medições vêm, porque isso em si é bem legal.

A SemiAnalysis criou um laboratório de desmontagem chamado STEEL, cujo nome completo é SemiAnalysis Teardown Engineering and Evaluation Lab. Desmontagem, como o nome sugere, consiste em desmontar fisicamente os chips mais avançados do mundo para realizar engenharia reversa e entender como foram produzidos. Nos últimos vinte anos aproximadamente, apenas uma empresa conseguia fazer isso em escala — agora, não é mais só uma.

Então tudo o que você verá a seguir — seção transversal, largura da linha, número de transistores — vem diretamente da STEEL.

O que está sobre a "mesa de cirurgia" é o Kirin 9030, o SoC de topo da Huawei, baseado no terceiro processo de 7 nanômetros da SMIC, com código interno N+3, e também o processo mais avançado atualmente na China.

Mas um número isolado não tem significado; é preciso ter um ponto de referência. Por isso, a STEEL também desmontou outro chip: o MediaTek Helio G99, um SoC de smartphone de baixo custo, fabricado com o processo N6 da TSMC. A razão é simples: o N6 da TSMC e o 7 nanômetros N+3 da SMIC estão aproximadamente no mesmo nível, na mesma geração de nodo. Um foi feito com os melhores equipamentos do Ocidente, o outro na China, sob restrições de exportação. Colocando os dois sob o mesmo microscópio, esperamos que o resultado conte uma história completa.

Não se apresse em comparar com o título do Intel 18A; primeiro, compare o N+3 com o N6. O N+3 da SMIC conseguiu alcançar um espaçamento metálico mais fino do que o N6? Resposta simples: conseguiu.

A menor distância entre metais medida no Kirin 9030 é de 32,5 nanômetros, enquanto a menor distância entre metais do Helio G99 baseado em N6 é de 40 nanômetros, uma diferença considerável.

Mas "linhas mais finas" refere-se à densidade, ou seja, quantos transistores cabem em um milímetro quadrado, e não indica diretamente a qualidade geral deste chip ou deste nó. O espaçamento mínimo de metal é apenas uma parte da equação; ele não revela quão rápido são os interruptores lógicos nem quanto energia consomem.

Em termos de densidade, a SMIC realmente conseguiu. O N+3 tem cerca de 113 milhões de transistores por mm², enquanto o N6 da TSMC tem cerca de 108 milhões. Portanto, sim, o mais recente nó DUV da SMIC realmente supera em densidade um nó EUV.

Sem EUV, como alcançar a densidade de nível EUV? Há duas estratégias, cada uma com seus próprios custos.

O primeiro método é a múltipla patternização. O EUV permite que você imprima aproximadamente um padrão relativamente fino em uma única etapa. Sem EUV, é necessário ser mais criativo: primeiro, imprime-se um padrão grosso, depois deposita-se uma fina camada de spacer ao longo das bordas, seguido por uma etapa de蚀刻, e usa-se esses spacers como um novo máscara, ainda mais fina. É como desenhar uma linha, contornar seus dois lados para obter duas linhas mais finas, e repetir o processo. Uma única repetição é chamada de auto-alinhamento duplo (SADP), auto-alinhado porque os spacers se formam naturalmente ao longo do padrão existente. Duas repetições resultam em auto-alinhamento quádruplo (SAQP). A camada mais fina da SMIC exige a versão quádrupla.

Cada passo adicional adiciona uma camada de proteção, mais alinhamento e mais oportunidades de erro, aumentando o custo e reduzindo a taxa de rendimento. "Você sabe que não gosto de baixa taxa de rendimento."

A segunda estratégia é DTCO, otimização colaborativa de design e processo. Isso significa deixar de tratar o design do chip e o processo de fabricação como dois problemas independentes, e sim otimizá-los conjuntamente. Na prática, isso envolve comprimir o layout da célula: usar menos nadadores por transistor, posicionar o contato da porta diretamente acima da porta ativa em vez de deslocado para um lado, ou reduzir o espaçamento de isolamento entre células adjacentes.

Cada técnica DTCO recupera um pouco de área, mas cada uma também torna os transistores mais frágeis e mais difíceis de modelar. Assim, a SMIC realmente alcançou a densidade do nó EUV da TSMC, mas usando mais máscaras, mais etapas e maior risco de falha para forçar o DUV. Isso não é um empate.

A densidade parece impressionante, mas é exatamente aí que começa a desmoronar. Porque a área é a dimensão mais fácil de alterar, enquanto consumo de energia e desempenho são muito mais difíceis.

Desde que a lei de Dennard deixou de valer na metade dos anos 2000, a antiga regra nomeada após Robert Dennard — de que transistores menores se tornam mais rápidos e mais eficientes energeticamente — desapareceu. A escalabilidade gratuita acabou; após o DTCO, velocidade e eficiência precisam ser buscadas separadamente, e não é possível ter ambos.

Isso é exatamente o que se pode ver no nó SMIC N+3. O Kirin 9030 Pro é um chip relativamente denso, mas seu desempenho é aproximadamente equivalente ao dos principais smartphones Android de três anos atrás. Em comparação com os melhores chips atuais da Apple, Qualcomm, MediaTek e Samsung, não está nem na mesma categoria. A diferença de eficiência é ainda maior do que a diferença de velocidade.

O exemplo mais típico são os pequenos núcleos de eficiência da Apple, os verdadeiramente minúsculos. O desempenho inteiro dos núcleos E da Apple superou o núcleo principal da Huawei, consumindo apenas cerca de 1 watt, enquanto o núcleo principal da Huawei consome 4,5 watts. Em termos de desempenho por ciclo, o núcleo principal da Huawei está aproximadamente no nível do Arm Cortex-X2, um design de 2021. Honestamente, é um engenharia bastante respeitável. Mas o M1 da Apple de 2020, com consumo de energia semelhante, era cerca de 35% mais rápido por ciclo. E a atual liderança está several passos à frente desses dois.

Então, o N+3 tem uma leve vantagem em densidade em relação ao N6 da TSMC, mas o N6 já é um nó de vários anos atrás. Apple e Qualcomm já estão desenvolvendo chips nos nós N4 e N3, que são mais densos e possuem curvas de tensão e frequência muito melhores. Chips baseados no N2 chegarão ainda este ano. Eles têm mais transistores, cada um com comutação mais rápida e em menor consumo de energia. A SMIC parece estar perseguindo a dimensão errada. As linhas ficaram mais finas, a densidade aumentou, mas a física do nó não acompanhou.

Colocar o N+3 e o mais recente 18A da Intel juntos torna o contraste mais evidente. Teoricamente, o 18A pode alcançar um espaçamento metálico M0 de 32 nanômetros, igualando o N+3. No entanto, no Panther Lake, a Intel utiliza amplamente células de alto desempenho, ampliando o espaçamento metálico para 36 nanômetros.

De acordo com os objetivos de design, um espaçamento M0 mais solto também traz benefícios de custo e rendimento, pois reduz a complexidade. Mas isso pressupõe que você tenha liberdade para decidir onde e como reduzir, o que significa que o título "mais fino que a Intel" é verdadeiro, mas não define competitividade. Os números são reais, mas o que eles medem não determina quem vence.

Em termos de densidade de transistores, o 18A claramente supera o N+3, mesmo com um espaçamento metálico ligeiramente mais largo. Isso ocorre porque, assim como os chips não se resumem à densidade, a densidade também não se limita ao espaçamento metálico M0. A alimentação traseira permite reduzir o espaçamento metálico na frente, pois as conexões de energia entram pela parte traseira do chip.

Então, por que ainda têm medo da China? Porque estar alguns anos atrasado e estar completamente parado são duas coisas diferentes.

A SMIC ainda tem espaço para crescimento no DUV. Metais inferiores mais finos, como o M0, que é apenas a primeira camada metálica, são seguidos por muitas outras camadas. Unidades mais curtas e espaçamento de porta mais apertado. Em teoria, o futuro N+4 poderá alcançar aproximadamente a densidade do N5 da TSMC, e o N+5 com alimentação traseira poderá atingir a densidade do Intel 18A. Mas, mais uma vez, isso se refere apenas à densidade; o consumo de energia e o desempenho não conseguem acompanhar.

O ponto crucial é que a dificuldade é acumulativa. Cada otimização, vista isoladamente, é razoável, mas sem EUV para empilhar todas elas, cada novo nó se torna mais lento, mais caro e menos tolerante que o anterior. Você pode continuar subindo o muro, mas o muro só ficará cada vez mais íngreme.

As restrições de exportação não impediram a China, apenas mudaram o problema que a China está resolvendo.

E o conhecimento está se espalhando. A SMIC foi solicitada a licenciar as tecnologias N+2 e N+3 para outras fábricas de wafers nacionais. Se essa experiência de fabricação for transferida para aceleradores de IA, o ponto de estrangulamento não será mais uma única fábrica de wafers que possa ser sancionada, mas todo um ecossistema.

Faça uma revisão rápida do nó N+3 de 7 nm da SMIC. Sem EUV, ainda sem alimentação traseira. Maior complexidade, maior custo, diferença real de eficiência. Em todos os indicadores importantes da vanguarda, a China não está reduzindo a distância em relação à TSMC, Intel e Samsung. Isso é claramente visível ao microscópio.

Mas estar atrasado na fronteira e ser irrelevante são duas coisas diferentes. Se os chips nacionais forem bons o suficiente para serem usados em celulares, inferência, rede e qualquer área sensível à segurança, então é uma vitória. A China não precisa se tornar a TSMC para ter significado. Ela precisa apenas ser boa o suficiente para nunca mais precisar da TSMC.

Todo o conteúdo do vídeo foi fornecido pela STEEL: anotações, análise em nível de bloco e seções de microscopia eletrônica que atravessam diretamente a lógica e o armazenamento. Muitos aspectos não foram aprofundados no vídeo: processo completo, análise de materiais, medição de fins e desmontagem do encapsulamento. Quem deseja ver uma análise profunda do mais recente nó da SMIC pode consultar os artigos de desmontagem da SemiAnalysis, com o link na descrição do vídeo.

Este é o primeiro relatório público da STEEL, e certamente haverá mais no futuro. Se você gosta desse tipo de conteúdo, inscreva-se. "Ficaria muito interessado em saber sua opinião sobre isso. Será que é bom o suficiente para não precisar mais da TSMC? Me conte nos comentários."

Organizado e compilado por Shenchao TechFlow